Языки VHDL и VERILOG в проектировании цифровой аппаратуры

А. К. Поляков

Книга посвящена проектированию цифровых систем с помощью высокоуровневых языков описания аппаратуры (Hardware Description Language – HDL) – Verilog и VHDL. Эти языки являются международным стандартом и используются как системами анализа (моделирование), так и системами синтеза цифровой аппаратуры. С единых позиций изложены основные концепции этих языков. Даны рекомендации по стилю кодирования, синтезабельности и верификации HDL-описаний проектируемых систем. Приведены примеры синтезабельных описаний узлов и устройств и организации функциональных тестов. В приложение вынесены справочные данные по языкам VHDL и VERILOG. Автор предполагает, что читатель знаком с основами программирования и основами проектирования цифровых устройств.

Категория: техническая литература

ISBN: 5-98003-016-6

Правообладатель: СОЛОН-Пресс

Год: 2010

Легальная стоимость: 350.00 руб.

Ограничение по возрасту: 0+